Objectifs

  • définir un corpus méthodologique pour l’utilisation de FPGA dans les équipements à haut niveau de sécurité
  • identifier et qualifier des architectures requises pour de tels équipements
  • intégration de contre-mesures face aux attaques par canaux cachés et perturbations
  • Pré-évaluation de la plate-forme au niveau (EAL 4/5) des critères communs
  • identifier et qualifier des architectures permettant d’obtenir des puissances de traitement élevées, typiquement 10 Gbits/s

Innovations

  • développer un cryptomodule sur une technologie FPGA (donc adaptable, reconfigurable), tout en visant une sécurité d’exécution élevée.
  • Exploiter le parallélisme pour le chiffrement haut débit afin d'atteindre les performances de 10Gbits/s
  • Développer de nouveaux protocoles d'authentification, de gestion et de déploiement des clés de session.
  • Vérification de sécurité formelle
  • Intégration de briques matérielles de sécurité sur FPGA.